我想问一下CH32V307内部是如何协调DMA和CPU在访问内存时的先后顺讯的?是否会出现两个DMA控制器和DVP的DMA长期霸占总线和内存导致CPU无法取指令和数据?
热门产品 :
CH592: RISC-V内核BLE5.4无线MCU
我想问一下CH32V307内部是如何协调DMA和CPU在访问内存时的先后顺讯的?是否会出现两个DMA控制器和DVP的DMA长期霸占总线和内存导致CPU无法取指令和数据?
您好,在CH32V307内部,CPU的优先级是最低的,会被高优先级打断。如果DMA在访问ROM,CPU要等DMA访问结束,如果访问RAM,则CPU的取指不受影响。
如果DMA和CPU同时访问ram会发生什么?
CPU会一直等DMA吗?
您好,同时访问RAM,CPU需要等DMA访问结束