根据RISCV官方的描述,hart 进异常后,会将 CSR 寄存器 mstatus 的 MIE位置0,但是青稞V4F并没有这么做。
我在青稞V4F的手册上看到,为了保证中断嵌套功能,在进入中断时不一定会将MIE置0
但是在处理异常的时候,为什么没有去关闭中断,其他的中断/异常会不会破坏异常处理过程?
热门产品 :
CH397: 高集成度、低功耗USB网卡芯片
根据RISCV官方的描述,hart 进异常后,会将 CSR 寄存器 mstatus 的 MIE位置0,但是青稞V4F并没有这么做。
我在青稞V4F的手册上看到,为了保证中断嵌套功能,在进入中断时不一定会将MIE置0
但是在处理异常的时候,为什么没有去关闭中断,其他的中断/异常会不会破坏异常处理过程?
ok, 我在青稞V4手册上找到了